PCB布局

一些电路设计是在微小的硅晶片上制造的，而另一些则是由电缆连接的各种元件组成。然而，通常EMC工程师关注的中心电路是那些铺在玻璃纤维环氧树脂板上的电路。在几乎所有的电子系统中都可以找到类似于图1所示的印刷电路板。电路组件用金属针连接的是铜踪迹 .表面贴装技术（SMT）组件粘在板的顶部和/或底部。销孔元件通过插针固定在电路板上，插针穿过电路板，焊接到对面的痕迹上。

单层线路板的所有线路都在线路板的一侧布线。双层板两边都有痕迹。许多电路板都有几层铜线，用玻璃纤维环氧树脂（或类似的电介质）隔开。这些被称为多层板。层数通常是偶数。四层板在低成本产品中非常常见。具有几十层的板有时用于连接具有高元件管脚数的密集板。

多层板通常有一整层的实心铜平面，专门用于向板上的组件分配功率。这些平面通常以它们所连接的元件接点命名。例如，一个连接所有V形科科斯群岛连接到电源的元件通常称为V科科斯群岛飞机

元件的放置和布线通常在决定使用印刷电路板的产品的电磁兼容性方面起着至关重要的作用。布局良好的电路板本身不会产生明显的辐射，而且它们能够很好地减少电流和磁场，这些电流和磁场可能会将噪声耦合到电路板外的电缆或其他物体上。它们也被配置成尽量减少外部电流或磁场将干扰信号耦合到电路板上的机会。

印制电路板布局策略

大多数电路板设计者使用一个指导方针列表来帮助放置元件和布线轨迹。例如，一个典型的准则可能是“最小化携带数字时钟信号的所有记录道的长度”。通常，设计者不熟悉该准则的原因，或者不完全理解违反该准则对特定应用的后果。

测验题

假设你正在布置一个高速多层印刷电路板，你需要从一个数字元件到一个模拟放大器发送一个携带高频信号的轨迹。您希望将出现电磁兼容性（EMC）问题的可能性降到最低，因此您可以在web上搜索EMC设计指南，并找到三条似乎与您的情况相关的指导原则：

1. 尽可能减少高速线路的长度；

2. 模拟电路和数字电路之间的任何实心平面都要有间隙；

3. 千万不要让高速跟踪穿过信号返回平面的间隙。

在图2中，你可以直接在图中的两个路径之间绘制路径。第二种路由策略将飞机隔开，但会在间隙上路由轨迹。第三种路由策略在缝隙周围布线。这些备选方案都违反了其中一条准则。哪个是最好的选择？

每种选择都是一样好的，因为它满足3条准则中的2条吗？它们都是坏的，因为它们都违反了至少一条准则？这些都是电路板设计师每天都要面对的问题。做出正确的选择可能是符合所有要求的电路板与存在严重辐射****或敏感度问题的电路板之间的区别。在这种情况下，其中一个选择比另外两个好得多。然而，在我们给出正确答案之前，让我们来制定一个评估印刷电路板布局的策略。有了正确的策略，这个测验问题的正确答案就会变得显而易见。

在本教程中，我们将探讨每个EMC工程师在布置印刷电路板或查看现有电路板设计时应采用的4个步骤。这些步骤是：

• 识别潜在的电磁干扰源和受害者

• 确定关键电流路径

• 识别潜在的天线部件

• 探索可能的耦合机制

通过首先采取上述步骤，组件放置和跟踪路由决策将变得更加清晰。对于一个特定的设计来说，哪些设计指南最重要，哪些根本不重要，这一点也应该更加明显。

识别潜在的电磁干扰源和受害者

一个典型的电路板可能有几十个、几百个甚至数千个电路。每一个电路都是一个潜在的能量源，最终可能会被无意地耦合到其他电路或设备上。每个电路也是无意耦合噪声的潜在受害者。然而，有些电路比其他电路更容易成为噪声源，而其他电路则更容易成为受害者。EMC工程师（和电路板设计人员）应该能够识别出哪些电路是潜在的好电源，哪些电路可能是最易受影响的。下面讨论特别感兴趣的电路。

数字时钟电路

同步数字电路采用一个系统时钟，该时钟必须发送到每个需要解释数字信号的有源元件（板上或板外）。时钟信号不断切换，并具有窄带谐波。它们通常是印刷电路板上能量最强的信号之一。因此，在时钟频率的谐波处出现窄带辐射****峰值并不少见，如图3所示。

在这张图中，辐射****明显由25MHz时钟的谐波控制。200–1000 MHz的噪声下限是用于进行测量的频谱分析仪的热噪声（校正以反映天线系数）。为了使该产品符合FCC或CISPR B类辐射****规范，必须降低时钟源振幅，降低无意中的“天线”效率，或减弱源-天线耦合路径。

数字信号

数字印刷电路板上的大多数记录道携带的是数字信息，而不是时钟信号。数字信号不像时钟信号那样周期性，它们的随机性导致噪声更宽频带。频繁切换的数字信号会产生类似时钟信号的辐射。一个例子是微处理器地址总线上的最低有效位，因为单步执行连续地址会导致该信号以时钟频率切换。数字信号辐射的确切形式和强度取决于许多因素，包括软件运行和所采用的编码方案。一般来说，数据信号比时钟信号不那么麻烦；然而，高速数据仍然会产生大量的噪声。

电源开关电路

开关电源和DC-DC变换器通过快速接通和关闭变压器的电流来产生不同的电压。典型的开关频率在10-100kHz范围内。这种开关产生的电流尖峰可以将噪声耦合到功率输出和板上的其他设备上。尽管该噪声信号是相对周期性的（即窄带谐波），但由于谐波频率之间的距离低于测量的分辨率带宽，因此在辐射****试验期间，它表现为宽带噪声。

图3中120MHz附近的噪声底峰是由电源开关噪声引起的。在这个产品中，开关噪声相对于时钟噪声可以忽略不计。然而，在其他产品中，功率开关噪声占主导地位，因为只有开关噪声的高次谐波落在测量辐射****的频率范围内。通过降低开关电路的转换时间，可以降低功率开关噪声。但是，这会降低电源的效率，因此首选替代方法。在传导EMI教程中讨论了可能的解决方案。

模拟信号

模拟信号可以是宽带或窄带、高频或低频。如果您的电路板使用模拟信号，那么最好熟悉这些信号在时域和频域中的样子。窄带、高频模拟信号尤其难以处理。幸运的是，由于模拟信号往往对低水平的噪声敏感，信号完整性的考虑通常决定了它们的布置方式将使辐射****最小化。

直流电源和低速数字信号

一般来说，直流电源和低速数字信号在辐射****频率下没有足够的功率是很麻烦的。然而，这些痕迹往往是最困难的辐射****问题的根源。这是因为这些线路上无意中产生的高频电压和电流可能与高速线路上的电压和电流一样大或更大。

图4显示了个人计算机中常用的动态随机存取存储器模块上方的近磁场图。近磁场提供了组件封装引线框架中流动电流的指示。测量的频率是时钟频率的三次谐波。请注意，从直流电源引脚吸取的电流比从信号引脚吸取的电流要多。

图5显示了在现场可编程门阵列（FPGA）中实现的微处理器上方的类似近磁场图。在这个图中，我们看到注入到一些低速地址线的电流几乎和时钟信号中的电流一样强。

高频电流和电压如何出现在低频数据线上？这有几种可能发生的方式。大多数都与这些线路相连的集成电路（IC）的设计和布局有关。有些集成电路能很好地抑制内部产生的噪声，而另一些则不行。一个糟糕的设计会在连接到集成电路的每个输入和输出轨迹上产生高频电压波动。好的设计可以相对安静。

当用一个不熟悉的集成电路板来布置印刷电路板时，最好将该集成电路上的每一个管脚都当作一个高频源，具有与内部时钟相同的特性。否则，功率或低速数字轨迹可能是最重要的辐射源。

识别当前路径

也许数字电路设计师和EMC工程师之间最重要的区别是，EMC（和信号完整性）工程师密切关注电路中流动的电流和电压。这是非常重要的一点。大多数糟糕的设计都是由于忽略了信号电流可能流向何处而造成的。

虽然在前面的章节中已经讨论过了，但是电流路径识别对于良好的印刷电路板设计是非常重要的，因此这里有必要回顾一下主要的概念。首先也是最重要的，

1.电流在回路中流动。

从电源一侧流出的电流必须从另一侧吸入。也，

2.电流采用阻抗最小的路径。

在低（kHz及更低）频率下，阻抗由电阻控制，因此电流采用电阻最小的路径。在高（MHz及更高）频率下，阻抗由电感项控制，因此电流采用最小电感路径。

考虑图6所示的电路板布局。50 MHz信号在平面上方的迹线上从元件A传播到元件B。我们知道，因此必须有等量的电流从元件B流向元件A。在这种情况下，我们假设电流从元件B的管脚流出，并返回元件A标记为GND的管脚。由于提供了一个实心平面，并且两个元件的接地引脚都很近，因此很容易得出这样的结论：电流在它们之间的路径最短。然而，我们现在知道这是不正确的。高频电流采用最小电感路径或最小回路面积路径。因此，返回到平面上的大部分信号电流在信号轨迹正下方的窄路径（路径2）中流动。

如图7所示，如果飞机因任何原因而有间隙，位置2的间隙对信号完整性或辐射****几乎没有影响。然而，位置1的差距可能会导致重大问题。飞机上返回的电流在迹线下被迫绕过缝隙。这大大增加了信号环路面积。

在低频（通常为kHz及以下）时，平面的电阻趋向于分散电流，以便在两个远处点之间流动的电流可以覆盖电路板的大部分，如图8所示。在带有低频模拟和数字元件的混合信号板上，这可能会产生问题。图9说明了接地层中放置良好的间隙如何保护位于电路板特定区域的电路不受在平面内流动的低频回流电流的影响。

识别天线

电磁辐射一节指出，要使EMC工程师遇到的大多数意外天线有效辐射，基本上必须满足3个条件：

1. 天线必须有两部分；

2. 两个部件都不能电小；

3. 一定有东西在这两个部分之间感应出电压。

大多数印刷电路板在低于100MHz的频率下电小( 有限合伙人>3米）。这意味着，任何有效的天线部件都必须与大多数板部件相比相对较大。通常，在低频下，唯一可行的天线部件是连接的电缆和/或金属底盘。如果印刷电路板的布置方式将在这些可能的天线部件中的任何两个之间产生电压的可能性降到最低，那么它就不太可能出现辐射****或辐射敏感度问题。

图10显示了两个印刷电路板布局。连接器和机箱连接代表可能的高效天线部件。布局#2不太可能出现低于100MHz的辐射耦合问题，因为它不太可能在任何两个能够充当有效天线的导体之间产生显著的电压。只需将两个连接器放在电路板的同一侧即可实现。

图10.两个印刷电路板布局。

在频率高于100MHz时，波长更短，安装在电路板（或电路板本身）上的物体更有可能成为高效的天线部件。然而，即使在高达几千兆赫的频率下，这些天线部件也应该相对容易被发现。例如，在1GHz时，自由空间中的波长是30cm。四分之一波长是7.5cm。因此，一个有效的天线部件必须至少有几厘米长，并且相对于同样大或更大的物体进行驱动。回想一下，差电流（回流路径在附近的电流）是相对低效的辐射源。这意味着位于其当前返回路径旁边或上方的跟踪不是一个好的天线部分。因此，如果天线的一半是电路板上的金属平面，另一半必须竖起，远离平面。这有助于使这些天线部件即使在相对较高的频率下也易于识别。表1列出了100MHz以上和以下的印刷电路板上常见的天线部件。

表1：印刷电路板对象可能是或可能不是一个好天线的一部分 .

识别耦合机制

一旦我们确定了潜在的源或受害者和潜在的天线，好的电路板布局就是将两者之间的耦合最小化。之前，我们了解到，可能的电磁耦合机制只有4类：

• 传导耦合

• 电场耦合

• 磁场耦合

• 辐射

因为我们讨论的是同一印刷电路板上的源和天线之间的耦合，所以我们不太可能有辐射耦合。因此，我们只需要考虑三种耦合机制。传导耦合只会发生在我们已经确定的源直接驱动一个好的天线部件相对于另一个。传导耦合的一个例子是，信号轨迹足够长，可以作为相对于信号返回平面驱动的有效天线部件，但不能在该平面上布线。在这种情况下，源将是信号源，天线将是跟踪平面对。直接辐射到天线附近的其他导体上，以避免直接辐射到其他****源的导体上。

一旦源和天线部件被识别出来，传导耦合就很容易被发现。然而，场耦合机制往往不那么明显。为了使场耦合更加直观，可以方便地将电场耦合看作与源电压成正比的耦合(电压驱动)磁场耦合与源电流成正比(电流驱动 ).

电压驱动耦合

图11（a）给出了导致辐射****的电压驱动耦合的一个例子，图中显示了一个在散热片下方布线的信号轨迹。如果散热片不是电小，它可能是一个有效的天线部件。电路板的金属平面是另一个潜在的天线部件。跟踪不直接连接到散热器，因此没有传导耦合路径。然而，轨迹上的电压可以驱动相对于电路板的散热器，因为轨迹和电路板之间的电场线被散热器截获，如图11（b）所示。这种电场耦合可以用电容表示，如图11（c）所示。散热器上感应到的相对于板的电压由下式给出，

通常，电路板设计者避免在大型散热片下直接布线高速信号轨迹。另一个更常见的电压驱动耦合示例如图12所示。有源元件夹在印刷电路板和散热器之间。同样，在感兴趣的频率下，板和散热器都不是电小的。如图12（a）所示，元件上的平均电压不等于电路板上的电压，这是因为元件通过有限连接电感吸收高频电流。如图12（b）中的模型所示，此电压驱动元件相对于电路板表面的表面。散热片和电源之间没有直接的连接，所以我们不能进行耦合。然而，部件表面和散热器之间的电容提供了一个间接（电场）连接。

注意，在这个例子中，是电流驱动电感产生了源电压。换言之，耦合过程中存在一个磁场。然而，将元件与天线耦合的场是电场，辐射****与元件相对于电路板的电压成正比。因此，我们仍将其称为电压驱动耦合。

电流驱动联轴器

当源和天线之间的耦合是由于磁场和信号电流成比例时，它被称为电流驱动联轴器。电路设计人员通常将信号视为电压，因此不太可能无意中用信号电压驱动一个好的天线。然而，如果他们忽略了电流流向何处，他们的设计很有可能在磁场中驱动两个好的天线部件。

图13给出了电流驱动耦合的一个非常常见的例子。一个设计良好的电路板的每一侧都有连接器。我们现在假设电缆是完全屏蔽的，电缆屏蔽层连接到电路板上的“接地”平面上。一个由一端驱动，另一端端接的微带线组成的电路位于两个连接器之间。

我们已经知道微带线并不是有效的辐射****源，所以在这个设计中，唯一可能的天线部件就是两个电缆屏蔽层，它们都是“接地”的。我们预计这两个天线部件的电位是相同的，因为它们用一个宽的铜平面相互连接。但是，请记住，“接地”导体的一个重要要求是，它不携带有意的功率或信号电流。

如图13（b）所示，本设计中的“接地”平面确实携带信号电流。事实上，在飞机中流动的电流会产生一个环绕飞机的磁通量。如果我们将两根电缆视为天线的一部分，并用天线阻抗表示天线电流路径，如图13（c）所示，很明显，在微带跟踪电路中流动的电流会在平面上产生电压，从而驱动一根电缆相对于另一根电缆。

虽然在飞机上感应到的电压通常比信号电压低几个数量级，但一个高效天线上的几毫伏噪声就足以超过FCC和CISPR的辐射****要求。事实上，当高速数字元件位于非屏蔽产品板上连接器之间时，很难满足辐射****要求。另一方面，当两个连接器相邻时，磁场不太可能在它们之间感应到足够的电压来引起问题。

直接耦合至I/O

尽管严格地说，它不是一个独立的耦合机制，但印刷电路板布局中的一个常见问题是直接将噪声源耦合到能够将噪声带出电路板的轨迹上。一个例子如图14所示。一个中等高速的跟踪与另一个连接到连接器的跟踪一起路由。从一个记录道耦合到另一个记录道的电压和/或电流（通过电场或磁场）可以沿着I/O记录道传播并离开板。在图中所示的示例中，两个天线部件可以是相对于板驱动的I/O电缆，也可以是相对于另一个板驱动的I/O电缆中的一根导线。

你可能会认为这是一个罕见的问题，因为一旦你看到它，它是相当明显的。然而，在一个有成百上千条轨迹的电路板上，这种情况经常出现。如果自动路由器无法检查在高速跟踪附近路由的I/O跟踪，则应手动执行。这同样适用于在连接到易受攻击输入的记录道附近路由的I/O记录道，因为辐射噪声进入电路板的最简单方法是通过I/O。

印刷电路板设计指南

如前所述，许多电路板设计者使用一系列指南来帮助放置元件和布线轨迹。既然我们对印刷电路板上的噪声源、天线和耦合机制有了更多的了解，我们就可以更仔细地看一下这些设计指南，并了解它们的重要性和重要性。下面列出了16种印制电路板的电磁兼容设计指南，并对每种准则作了简要说明。

1.应尽量减少携带高速数字信号或时钟的记录道长度。

高速数字信号和时钟通常是最强的噪声源。这些痕迹越长，就有越多的机会将能量从这些痕迹中分离出来。还要记住，循环区域通常比轨迹长度更重要。确保每个轨迹附近都有良好的高频电流返回路径。

2.应尽量减少直接连接到连接器（I/O记录道）的记录道长度。

直接连接到连接器上的痕迹可能是能量在板上或板外耦合的路径。

3.具有高频内容的信号不应在用于板I/O的组件下方布线。

在一个部件下走线的轨迹可以电容或感应地将能量耦合到该部件上。

4.所有连接器应位于板的一个边缘或一个角上。

连接器是大多数设计中效率最高的天线部件。把它们放在电路板的同一个边缘上，可以更容易地控制共模电压，这种电压可以驱动一个连接器相对于另一个连接器。

5.输入/输出连接器之间不得有高速电路。

即使两个连接器位于电路板的同一个边缘，位于它们之间的高速电路也可以感应到足够的共模电压来驱动一个连接器相对于另一个连接器，从而产生显著的辐射****。

6.关键信号或时钟轨迹应埋在电源/接地层之间。

在两个实体平面之间的层上布线迹线可以很好地包含这些迹线的场并防止不必要的耦合。

7.选择具有最大可接受片外转换时间的有源数字组件。

如果数字波形的转换时间比需要的快，则高次谐波中的功率可能比需要的高得多。如果所用逻辑的转换时间比需要的快，通常可以使用串联电阻或铁氧体来减慢。

8.来自单个设备的所有非车载通信应通过同一连接器进行路由。

许多元件（特别是大型VLSI器件）在不同的I/O管脚之间产生大量的共模噪声。如果这些设备中的一个连接到多个连接器，这种共模噪声可能会驱动一个好的天线(该设备也更容易受到天线辐射噪声的影响。）

9.高速（或敏感）记录道应至少从电路板边缘走2倍，其中X是记录道与其返回电流路径之间的距离。

与极靠近电路板边缘的痕迹相关的电场和磁场线不那么完整。与天线之间的串扰和耦合往往比这些迹线更大。

10.差分信号迹线对应一起布线，并与任何实心平面保持相同的距离。

如果差分信号是平衡的（即它们具有相同的长度并保持与其他导体相同的阻抗），则不太容易受到噪声的影响，也不太可能产生辐射****。

11.参考同一电源回路（例如接地）平面的所有电源（例如电压）平面应在同一层上布线。

例如，如果一个电路板使用3.3伏、3.3伏模拟电压和1.0伏电压；然后，通常需要最小化这些平面之间的高频耦合。将电压平面放在同一层将确保没有重叠。这也将有助于促进一个有效的布局，因为有源器件不太可能在板上的任何一个位置需要两个不同的电压。

12.给定层上任何两个电源平面之间的间距应至少为3 mm。

如果两个平面在同一层上靠得太近，可能会发生显著的高频耦合。在不利条件下，电弧或短路也可能是一个问题，如果飞机间隔太近。

13.在有电源和接地平面的电路板上，不得使用任何痕迹连接电源或接地。应使用靠近部件电源或接地垫的通孔进行连接。

连接到另一层的平面上的迹线会占用空间并给连接增加电感。如果高频阻抗是一个问题（与电源总线去耦连接一样），这种电感会显著降低连接的性能。

14.如果设计有一个以上的接地平面层，则在给定位置的任何接地连接都应连接到该位置的所有接地层。

这里的总体指导原则是，如果允许的话，高频电流将采用最有利的（最低电感）路径。不要试图通过只连接到特定平面来引导这些电流的流动。

15.地平面上不得有缝隙或缝隙。

通常最好有一个坚实的地面（信号返回）平面和一个专门用于该平面的层。任何必须与接地平面直流隔离的额外电源或信号电流回路应在专用于接地平面的层以外的层上布线。

16.板上所有与机箱、电缆或其他良好的“天线部件”接触（或耦合）的电源或接地导体应高频连接在一起。

不同导体之间的意外电压（名义上称为“地”）是辐射****和敏感度问题的主要来源。

除了上述16条准则外，董事会设计师通常会采用针对其行业的准则。例如，“采用锁相环的时钟产生电路应该有自己的独立电源，通过一个#1234铁氧体磁珠从电路板的电源中获得。”这些基于经验的指导方针对于知识渊博的董事会设计师来说是非常宝贵的。然而，这些同样的指导原则适用于其他设计，却不知道它们来自何处，也不知道它们为什么起作用，这是浪费精力和非功能板。这是非常重要的理解基础物理背后的每一个指导方针被应用。

同样重要的是要确定潜在的噪声源，天线和耦合路径与每一个设计你评估。最好的设计不会是符合大多数准则的设计。最好的设计是以最低的成本和最高的可靠性满足所有规范。

把它们放在一起

所以我们有一个设计指南的清单，并基本了解它们的重要性和重要性。让我们尝试将它们应用到前面提出的测试问题中，该问题询问图2中的哪个板布局是最好的。

希望您可以快速消除选项（b），即在返回平面的间隙上有一个迹线交叉的设计。方案（a）采用最短的轨迹，因此是最佳方案，前提是地平面中的间隙确实不必要。如果存在一个低频共阻抗耦合问题，使得间隙不可避免，那么选项（c）与选项（a）在这一条记录道的布线方面几乎一样好。记住，微带信号轨迹的长度并不像它的整个环路面积那么重要。

示例1：一个简单的单层板布局

哈维发明了一种设备，可以记录从他的电话里打的电话。这个设计相对简单，如图15所示。然而，当它连接到电话线上时，来自设备的辐射会干扰他的电视接收。

重新设计哈维的电路板，以减少辐射电磁干扰。您可以移动组件和/或添加组件，但必须使用单面板。

我们应该从识别潜在的源和天线开始。当然，8MHz的时钟信号是一个潜在的来源，数据线也是。此设备也可能会在功率轨迹上产生显著噪音。潜在的天线部件是三个连接器。这个板上没有其他东西大到足以成为有效的辐射源。

当我们开始重新排列组件时，我们应该试着把所有天线部件（即连接器）放在板的一侧。我们还应该重新调整组件的方向，以最小化轨迹的长度。最后，我们应该用地面填充电路板上的空白区域，并确保每个信号轨迹都有一个附近的返回路径。

这个问题的一个解决方案如图16所示。与图16中的相同路径相比，尝试跟踪图15布局中8 MHz信号电流的路径。该电流从振荡器的时钟输出引脚流出，流入上层IC的时钟输入引脚，流出上层IC的接地引脚，并插入振荡器的接地引脚。在图16的布局中，这个循环区域要小得多。还要注意，在图16布局中，任何两个连接器之间的平面部分没有高频电流返回。

图15中的设计不太可能满足辐射排放规范，因此无法销售。图16中的设计应满足几乎所有国家的辐射排放规范，而无需任何屏蔽或高成本组件。请注意，如果我们觉得有必要，我们可以提供安装在电话线上的过滤组件的过孔。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。